ピン番号	ニモニック	入出力	説明
1～4、9～12	D7からD0	私	パラレルポートデータ。これらのピンの機能は、I/O ポートがパラレルポートとして設定されている場合にのみ有効です。
5, 6, 21, 28, 95, 96	DGND		デジタルグラウンド。
7、8、20、23～27、93、94	DVDD		デジタル電源電圧。
13～18歳	ADDR5からADDR0	私	I/O ポートがパラレルポートとして設定されている場合、これらのピンはオンチップレジスタにアクセスするための 6 ビットアドレス選択として機能します (シリアルポートモードについては、IORESET、SDO、および SDIO ピンを参照してください)。
16	IORESET	私	シリアルプログラミングモードのみ有効です。シリアルI/Oバスコントローラをリセットします。不適切なプログラミングプロトコルが原因でシリアルバスが応答しなくなった場合の回復に使用されます。
17	SDO	お	シリアルプログラミングモードのみ有効です。3線式モードでは単方向シリアルデータ出力です。2線式モードでは未使用です。
18	SDIO	入出力	シリアルプログラミングモードのみ有効です。3線式モードではシリアルデータ入力、2線式モードでは双方向シリアルデータピンです。
19	WR/SCLK	私	パラレルモードの場合：アクティブロー書き込みパルス（WR）。シリアルモードの場合：シリアルデータクロック（SCLK）。
22	RD/CS	私	パラレルモードの場合：アクティブローの読み取りパルス（RD）。シリアルモードの場合：デバイス選択用のアクティブローのチップセレクト（CS）。
29、30、37～39、41、42、49、50、52、69、74、80、85、87、88	AGND	私	アナロググラウンド。
31, 32, 35, 36, 40, 43, 44, 47, 48, 51, 70, 73, 77, 86, 89, 90	AVDD	私	アナログ電源電圧。
33	REFCLK	私	リファレンスクロック相補入力。REFCLKポートがシングルエンドモードで動作する場合、REFCLKは0.1µFのコンデンサを使用してAVDDにデカップリングする必要があります。
34	REFCLK	私	リファレンスクロック入力。
45	LO	私	ミキサー局部発振器（LO）相補入力。LOポートがシングルエンドモードで動作する場合、LOは0.1µFのコンデンサでAVDDにデカップリングする必要があります。
46	LO	私	ミキサー局部発振器 (LO) 入力。
53	高周波	私	アナログミキサーRF相補入力。RFポートがシングルエンドモードで動作する場合、RFは0.1µFのコンデンサでAVDDにデカップリングする必要があります。
54	高周波	私	アナログミキサー RF 入力。
55	もし	お	アナログミキサー IF 出力。
56	もし	お	アナログミキサー IF コンプリメンタリ出力。
57	救命胴衣	私	位相周波数検出器の相補入力。PFDポートがシングルエンドモードで動作する場合、PFDは0.1µFのコンデンサでAVDDにデカップリングする必要があります。
58	救命胴衣	私	位相周波数検出器入力。
59, 60, 75, 76	ノースカロライナ州		接続がありません。
61	CPISET	私	チャージポンプ出力電流制御。CPISETからCPGNDに接続された抵抗によって、チャージポンプの基準電流が確立されます。
62, 67	CPVDD	私	チャージポンプ供給電圧。
63, 68	CPGND	私	チャージポンプのグランド。
64	CPFL	お	チャージポンプの高速ロック出力。
65, 66	CP	お	チャージポンプ出力。
71	部門	私	位相周波数検出器のフィードバック入力。
72	部門	私	位相周波数検出器フィードバック相補入力。DIVポートがシングルエンドモードで動作する場合、DIVは0.1µFのコンデンサでAVDDにデカップリングする必要があります。
78	DACBP		DACベースラインデカップリングピン。通常は0.1µFのコンデンサでピン77にバイパスされます。
79	ダシセット	私	DACISET から AGND に接続された抵抗器は、DAC の基準電流を確立します。
81, 82	IOUT	お	DAC出力。
83, 84	IOUT	お	DAC 補完出力。
91	SPSELECT	私	I/O ポートシリアル/パラレルプログラミングモード選択ピン。ロジック 0 はシリアルプログラミングモード、ロジック 1 はパラレルプログラミングモードです。
92	リセット	私	アクティブハイのハードウェアリセットピン。RESETピンをアサートすると、AD9858はデフォルトの動作状態に強制されます。
97, 98	PS0、PS1	私	4つの内部プロファイルのいずれかを選択するために使用されます。これらのピンはSYNCLK出力に同期しています。
99	FUD	私	周波数更新。立ち上がりエッジで内部バッファレジスタの内容をメモリレジスタに転送します。このピンはSYNCLK出力に同期しています。
100	シンクルク / EPAD	お	クロック出力ピン。外部ハードウェアの同期回路として機能します。SYNCLKはREFCLK/8で動作します。露出パドルはグランドに半田付けする必要があります。

名前	動作電圧	最高システムクロック周波数	周波数分解能	パッケージ
AD9957BSVZ-リール	1.8V～3.3V	1GHz	14	TQFP-100-EP (14×14)
AD9910BSVZ-リール	1.8V～3.3V	1GHz	14	TQFP-100-EP (14×14)
CBM99D57BQ	1.8V～3.3V	1GHz	14	TQFP-100-EP (14×14)
CBM99D10BQ	1.8V～3.3V	1GHz	14	TQFP-100-EP (14×14)

AD9858BSVZ データシートと価格情報

AD9858BSVZピン配置等価回路

ピンの定義:

代替モデルオプション:

主な用途:

同様のもの

カートに追加する

関連製品

RFQ をお送りください。すぐに対応させていただきます。

RFQ をお送りください。すぐに対応させていただきます。